硬件工程師筆試主觀題

1、什么是 Setup和 Hold 時間？
答：Setup/Hold Time 用于測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間 (Setup  Time)是指觸發器的時鐘信號上升沿到來以前，數據能夠保持穩 定不變的時間。輸入數據信號應提前時鐘上升沿 (如上升沿有效)T 時間到達芯片，這個 T就是建立時間通常所說的 SetupTime。如不滿足 Setup Time，這個數據就不能被這一時鐘打入觸發器，只有在下一個時鐘上升沿到來時，數據才能被打入 觸發器。保持時間(Hold Time)是指觸發器的時鐘信號上升沿到來以后，數據保持穩定不變的時間。如果 Hold Time 不夠，數據同樣不能被打入觸發器。
2、什么是競爭與冒險現象？怎樣判斷？如何消除？
答：在組合邏輯電路中，由于門電路的輸入信號經過的通路不盡相同，所產生的延時也就會不同，從而導致到達該門的時間不一致，我們把這種現象叫做競爭。由于競爭而在電路輸出端可能產生尖峰脈沖或毛刺的現象叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。
3、什么是同步邏輯和異步邏輯？同步電路與異步電路有何區別？
答：同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系 .電路設計可分類為同步電路設計和異步電路設計。同步電路利用時鐘脈沖使其子系統同步運作 ，而異步電路不使用時鐘脈沖做同步，其子系統是使用特殊的 “開始”和“完成”信號使之同步。異步電路具有下列優點：無時鐘歪斜問題、 低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性。
4、你知道那些常用邏輯電平？TTL 與 COMS 電平可以直接互連嗎？
答：常用的電平標準，低速的有 RS232、RS485 、RS422、 TTL、CMOS 、LVTTL、 LVCMOS、ECL 、ECL、 LVPECL 等，高速的有 LVDS、 GTL、PGTL 、 CML、 HSTL、SSTL 等。
一般說來， CMOS 電平比 TTL 電平有著更高的噪聲容限。如果不考慮速度 和性能，一般 TTL 與 CMOS 器件可以互換。但是需要注意有時候負載效應可能引起電路工作不正常，因為有些 TTL 電路需要下一級的輸入阻抗作為負載才能 正常工作。
5、你所知道的可編程邏輯器件有哪些？
答：ROM(只讀存儲器)、 PLA(可編程邏輯陣列)、 FPLA(現場可編程邏輯陣列)、 PAL(可編程陣列邏輯)GAL(通用陣列邏輯 )，EPLD( 可擦除的可編程邏輯器件 )、 FPGA( 現場可編程門陣列 )、CPLD( 復雜可編程邏輯器件 )等 ，其中 ROM、 FPLA、 PAL 、GAL、 EPLD 是出現較早的可編程邏輯器件， 而 FPGA 和 CPLD 是當今最流行的兩類可編程邏輯器件。FPGA 是基于查找表結構的，而 CPLD 是基于乘積項結構的。

1、描述反饋電路的概念，列舉他們的應用
反饋是將放大器輸出信號 (電壓或電流)的一部分或全部，回收到放大器輸入端與輸入信號進行比較 (相加或相減)，并用比較所得的有效輸入信號去控制輸出，負反饋可以用來穩定輸出信號或者增益，也可以擴展通頻帶，特別適合于自動控制系統。正反饋可以形成振蕩，適合振蕩電路和波形發生電路。
2、負反饋種類及其優點
電壓并聯反饋，電流串聯反饋，電壓串聯反饋和電流并聯反饋
降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展，放大器的通頻帶，自動調節作用
3、放大電路的頻率補償的目的是什么，有哪些方法
頻率補償 是為了改變頻率特性，減小時鐘和相位差，使輸入輸出頻率同步相位補償 通常是改善穩定裕度，相位補償與頻率補償的目標有時是矛盾的
不同的電路或者說不同的元器件對不同頻率的放大倍數是不相同的，如果輸入信號不是單一頻率，就會造成 高頻放大的倍數大，低頻放大的倍數小 ，結果輸出的波形就產生了失真
放大電路中頻率補償的目的 ：一是改善放大電路的高頻特性，二是克服由于引入負反饋而可能出現自激振蕩現象，使放大器能夠穩定工作。
在放大電路中，由于 晶體管結電容的存在常常會使放大電路頻率響應的高頻段不理想 ，為了解決這一問題，常用的方法就是在電路中引入負反饋。然后，負反饋的引入又引入了新的問題，那就是負反饋電路會出現自激振蕩現象，所以為了使放大電路能夠正常穩定工作，必須對放大電路進行頻率補償。
頻率補償的方法可以分為 超前補償和滯后補償 ，主要是通過接入一些阻容元件來改變放大電路的開環增益在高頻段的相頻特性，目前使用最多的就是鎖相環
4、選擇電阻時要考慮什么？
主要考慮電阻的封裝、功率、精度、阻值和耐壓值等。
5、在CMOS電路中，要有一個單管作為開關管精確傳遞模擬低電平，這個單管你會用 P管還是N管，為什么
答：用 N 管。N 管傳遞低電平， P 管傳遞高電平。N 管的閾值電壓為正， P 管的閾值電壓為負。在 N 管柵極加 VDD，在漏極加VDD，那么源級的輸出電壓范圍為 0到VDD-Vth ，因為 N 管的導通條件是 Vgs>Vth，當輸出到達 VDD-Vth 時管子已經關斷了。所以當柵壓為 VDD時，源級的最高輸出電壓只能為 VDD-Vth。這叫閾值損失。N 管的輸出要比柵壓損失一個閾值電壓。因此不宜用 N 管傳輸高電平。P 管的輸出也會比柵壓損失一個閾值。同理柵壓為 0時，P 管 源級的輸出電壓范圍為 VDD到｜Vth ｜，因此不宜用 P管傳遞低電平。
6、DAC 和 ADC 的實現各有哪些方法？
實現 DAC 轉換的方法有：權電阻網絡 D/A 轉換，倒梯形網絡 D/A 轉換， 權電流網絡 D/A 轉換、權電容網絡 D/A 轉換以及開關樹形 D/A 轉換等。
實現 ADC 轉換的方法有：并聯比較型 A/D 轉換，反饋比較型 A/D 轉換，雙 積分型 A/D 轉換和 V-F 變換型 A/D 轉換。
7、A/D 電路組成、工作原理
A/D 電路由取樣、量化和編碼三部分組成，由于模擬信號在時間上是連續信 號而數字信號在時間上是離散信號，因此 A/D 轉換的第一步就是要按照奈奎斯 特采樣定律對模擬信號進行采樣。又由于數字信號在數值上也是不連續的，也就 是說數字信號的取值只有有限個數值，因此需要對采樣后的數據盡量量化，使其 量化到有效電平上，編碼就是對量化后的數值進行多進制到二進制二進制的轉換。
8、為什么一個標準的倒相器中 P 管的寬長比要比 N 管的寬長比大？
和載流子有關， P 管是空穴導電，N 管電子導電，電子的遷移率大于空穴，同樣的電場下， N 管的電流大于 P 管，因此要增大 P 管的寬長比，使之對稱， 這樣才能使得兩者上升時間下降時間相等、高低電平的噪聲容限一樣、充電和放電是時間相等
9、鎖相環有哪幾部分組成 ?
鎖相環路是一種反饋控制電路，簡稱鎖相環（ PLL）鎖相環的特點是：利用外部輸入的參考信號控制環路內部振蕩信號的頻率和相位。因鎖相環可以實現 輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環通常用于閉環跟蹤電路。鎖相環在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來鎖相環通常由鑒相器（ PD）、環路濾波器（LF）和壓控振蕩器（ VCO）三部 分組成。鎖相環中的鑒相器又稱為相位比較器，它的作用是檢測輸入信號和輸出 信號的相位差，并將檢測出的相位差信號轉換成電壓信號輸出，該信號經低通濾 波器濾波后形成壓控振蕩器的控制電壓，對振蕩器輸出信號的頻率實施控制。
10、如何解決亞穩態
亞穩態是指觸發器無法在某個規定時間段內達到一個可確認的狀態。當 一個觸發器進入亞穩態時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩定在某個正確的電平上。在亞穩態期間，觸發器輸出一些中間級電平，或 者可能處于振蕩狀態，并且這種無用的輸出電平可以沿信號通道上的各個觸發器 級聯式傳播下去。解決方法主要有：(1)降低系統時鐘；(2)用反應更快的 FF；(3) 引入同步機制，防止亞穩態傳播；(4)改善時鐘質量，用邊沿變化快速的時鐘信號；(5)使用工藝好、時鐘周期裕量大的器件

1、同步電路和異步電路的區別是什么？ 
答：同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。
電路設計可分類為同步電路和異步電路設計。同步電路利用時鐘脈沖使其子系統同步運作，而異步電路不使用時鐘脈沖做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。異步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性 
整個設計中只有一個全局時鐘成為同步邏輯。只有時鐘脈沖同時到達各記憶元件的時鐘端，才能發生預期改變。??多時鐘系統邏輯設計成為異步邏輯。電路狀態改變由輸入信號引起同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。
2、什么是"線與"邏輯，要實現它，在硬件特性上有什么具體要求？ 
答；線與邏輯是兩個輸出信號相連可以實現與的功能。在硬件上，要用oc門來實現，由于不用oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應加一個上拉電阻。
3、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？ 
答：常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。
TTL集成電路的主要型式為晶體管－晶體管邏輯門（transistor-transistor logic gate），TTL大部分都采用5V電源。
1.輸出高電平Uoh和輸出低電平Uol   Uoh≥2.4V,Uol≤0.4V 
2.輸入高電平和輸入低電平           Uih≥2.0V，Uil≤0.8V 
 CMOS電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不應開路，接到地或者電源上。CMOS電路的優點是噪聲容限較寬，靜態功耗很小。
1.輸出高電平Uoh和輸出低電平Uol   Uoh≈VCC，Uol≈GND 
2.輸入高電平Uoh和輸入低電平Uol   Uih≥0.7VCC,Uil≤0.2VCC    
OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動門電路。
TTL和COMS電路比較：  
     1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。
     2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，芯片集越熱，這是正?，F象。
COMS電路的鎖定效應：  
     COMS電路由于輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易燒毀芯片。
防御措施：
1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）芯片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。
3）在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS路得電 源，再開啟輸入信號和負載的電源；關閉時，先關閉輸入信號和負載的電源，再關閉COMS電路的電源。
COMS電路的使用注意事項  
1）COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恒定的電平。
2）輸入端接低內阻的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。
3）當接長信號傳輸線時，在COMS電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。
5）COMS的輸入電流超過1mA，就有可能燒壞COMS。
拉電流：邏輯門輸出為高電平時的負載電流。
灌電流：邏輯門輸出為低電平時的負載電流。
4、如何解決亞穩態。
答：亞穩態是指觸發器無法在某個規定時間段內達到一個可確認的狀態。當一個觸發器進入亞穩態時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩定在某個正確的電平上。在這個穩定期間，觸發器輸出一些中間級電平，或者可能處于振蕩狀態，并且這種無用的輸出電平可以沿信號通道上的各個觸發器級聯式傳播下去。解決的方法：用反應快的觸發器，降底時鐘的頻率，改善時鐘質量，引入同步機制。
5、集成電路前端設計流程，寫出相關的工具。
答：集成電路的前端設計主要是指設計 IC 過程的邏輯設計、功能仿真，而后端設計則是指設計 IC 過程中的版圖設計、制板流片。前端設計主要負責邏輯實現，通常是使用 verilog/VHDL 之類語言，進行行為級的描述。而后端設計，主要負責將前端的 設計變成真正的 schematic&layout，流片，量產。
集成電路前端設計流程可以分為以下幾個步驟：(1)設計說明書；(2)行為級 描述及仿真；(3)RTL 級描述及仿真；(4)前端功能仿真。
硬件語言輸入工具有 SUMMIT，VISUALHDL ，MENTOR 和 RENIOR 等；圖形輸入工具有: Composer(cadence)， Viewlogic (viewdraw)等；
數字電路仿真工具有：Verolog：CADENCE 、Verolig-XL、 SYNOPSYS、VCS 、MENTOR、 Modle-sim
VHDL：CADENCE 、NC-vhdl、 SYNOPSYS、VSS 、MENTOR、 Modle-sim
模擬電路仿真工具：HSpice Pspice，
6、是否接觸過自動布局布線 ,請說出一兩種工具軟件，自動布局布線需要哪些基本元素
答：Protel99se  ORcad  Allegro Pads2007  powerpcb  焊盤 阻焊層 絲印層  互聯線  注意模擬和數字分區域放置   敏感元件應盡量避免噪聲干擾 信號完整性 電源去耦
7、描述你對集成電路工藝的認識
答：集成電路是采用半導體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。
（一）按功能結構分類
模擬集成電路和數字集成電路
（二）按制作工藝分類
厚膜集成電路和薄膜集成電路。
（三）按集成度高低分類
小規模集成電路、中規模集成電路、大規模集成電路和超大規模集成電路
（四）按導電類型不同分類
雙極型集成電路和單極型集成電路。
雙極型集成電路的制作工藝復雜，功耗較大，代表集成電路有 TTL、ECL 、HTL、 LST-TL、STTL 等類型
單極型集成電路的制作工藝簡單，功耗也較低，易于制成大規模集成電路，代表集成電路有 CMOS、NMOS 、PMOS等類型
8、列舉幾種集成電路典型工藝，工藝上常提到 0.25,0.18指的是什么
答：制造工藝：我們經常說的 0.18微米、0.13 微米制程，就是指制造工藝了。制造工藝直接關系到 cpu的電氣性能，而0.18微米、 0.13微米這個尺度就是指的是 cpu核心中線路的寬度,MOS管是指柵長。
9、有源濾波器和無源濾波器的區別
答：無源濾波器：這種電路主要有無源元件 R、L 和 C 組成；
有源濾波器：集成運放和 R、C 組成，具有不用電感、體積小、重量輕等優點。集成運放的開環電壓增益和輸入阻抗均很高，輸出電阻小，構成有源濾波電路后還具有一定的電壓放大和緩沖作用。但 集成運放帶寬有限 ，所以目前的有源濾波電路的工作頻率難以做得很高。
10、名詞解釋：SRAM、SSRAM 、SDRAM、壓控振蕩器 (VCO)     
答：SRAM：靜態 RAM ；DRAM：動態 RAM；SSRAM ：Synchronous Static Random  Access  Memory  同步靜態隨機訪問存儲器，它的一種類型的 SRAM。SSRAM 的所有訪問都在時鐘的上升 /下降沿啟動。地址、數據輸入和其它控制信號均與時鐘信號相關。
這一點與異步 SRAM 不同，異步 SRAM 的訪問獨立于時 鐘，數據輸入和輸出都由地址的變化控制。SDRAM：Synchronous DRAM 同步動態隨機存儲器。
11、名詞解釋：IRQ、BIOS 、USB、VHDL 、SDR。
答：
(1) IRQ：中斷請求
(2)BIOS：BIOS 是英文"Basic Input Output System"的縮略語，直譯過來后中 文名稱就是"基本輸入輸出系統 "。其實，它是一組固化到計算機內主板上一個 ROM 芯片上的程序，它保存著計算機最重要的基本輸入輸出的程序、系統設置 信息、開機后自檢程序和系統自啟動程序。其主要功能是為計算機提供最底層的、 最直接的硬件設置和控制。
(3) USB：USB ，是英文 Universal Serial BUS（通用串行總線）的縮寫，而其 中文簡稱為“通串線，是一個外部總線標準，用于規范電腦與外部設備的連接和通訊。
(4) VHDL：VHDL 的英文全寫是：VHSIC（Very High Speed Integrated Circuit ） Hardware  Description Language.翻譯成中文就是超高速集成電路硬件描述語言。主要用于描述數字系統的結構、行為、功能和接口。
(5) SDR：軟件無線電，一種無線電廣播通信技術，它基于軟件定義的無線通信協議而非通過硬連線實現。換言之，頻帶、空中接口協議和功能可通過軟件 下載和更新來升級，而不用完全更換硬件。SDR 針對構建多模式、多頻和多功 能無線通信設備的問題提供有效而安全的解決方案。
12、單片機上電后沒有運轉，首先要檢查什么
答：首先應該確認電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的 5V。接下來就是檢查復位引腳電壓 是否正常。分別測量按下復位按鈕和放開復位按鈕的電壓值，看是否正確。然后 再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應該使用示波器探頭的“ X10”檔。另一個辦法是測量復位狀態下的 IO 口電平，按住復位鍵不放，然后測量 IO 口( 沒接外部上拉的 P0 口除外) 的電壓，看是否是高電平，如果不是高電平，則多半是因為晶振沒有起振。另外還要注意的地方是，如果使用片內 ROM 的話( 大部分情況下如此，現在 已經很少有用外部擴 ROM 的了 )，一定要將 EA 引腳拉高，否則會出現程序亂跑的情況。如果系統不穩定的話，有時是因為電源濾波不好導致的。在單片機的電源引腳跟地引腳之間接上一個 0.1uF 的電容會有所改善。如果電源沒有濾波電容的話， 則需要再接一個更大濾波電容，例如 220uF 的。遇到系統不穩定時，就可以并上電容試試 (越靠近芯片越好)。
13、什么是頻率響應，怎么才算是穩定的頻率響應，簡述改變頻率響應曲線的幾個方法
答：這里僅對放大電路的頻率響應進行說明。在放大電路中，由于電抗元件 (如電容、電感線圈等)及晶體管極間電容的存在，當輸入信號的頻率過低或過高時，放大電路的放大倍數的數值均會降低，而且還將產生相位超前或之后現象。也就是說，放大電路的放大倍數 (或者稱為增 益 )和輸入信號頻率是一種函數關系，我們就把這種函數關系成為放大電路的頻 率響應或頻率特性。放大電路的頻率響應可以用幅頻特性曲線和相頻特性曲線來描述，如果一個 放大電路的幅頻特性曲線是一條平行于 x 軸的直線( 或在關心的頻率范圍內平行 于 x 軸 )，而相頻特性曲線是一條通過原點的直線 (或在關心的頻率范圍是條通過 原點的直線)，那么該頻率響應就是穩定的
改變頻率響應的方法主要有：
(1) 改變放大電路的元器件參數；
(2) 引入新的 元器件來改善現有放大電路的頻率響應；
(3) 在原有放大電路上串聯新的放大電 路構成多級放大電路。
14、基本放大電路的種類及優缺點，廣泛采用差分結構的原因
答：基本放大電路按其接法分為共基、共射、共集放大電路。
共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路中居中，輸出電阻較大，頻帶較窄
共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數和輸出電阻與共射放大電路相當，頻率特性是三種接法中最好的電路。常用于寬頻帶 放大電路。
共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸 出電阻最小的電路，并具有電壓跟隨的特點。常用于電壓大電路的輸入級和輸 出級，在功率放大電路中也常采用射極輸出的形式。
廣泛采用差分結構的原因是差分結構可以抑制溫度漂移現象。
15、給出一差分電路，已知其輸出電壓 Y+和 Y-，求共模分量和差模分量
答：設共模分量是 Yc，差模分量是 Yd，則可知其輸
Y+=Yc+Yd   Y-=Yc-Yd   可得  Yc=(Y+ + Y-)/2  Yd=(Y+ - Y-)/2