比亞迪 2021 技術崗面試題

第1題：

對數字通信中再生中繼器的有關描述，不正確的是哪個?

??A.放大和均衡信號

??B.消除誤碼

??C.消除噪聲積累

??D.有誤碼積累

第2題：

序列x(n)=R5(n)，其8點DFT記為X(k)，k=0,1,…,7，則X(0)為

??A.2

??B.3

??C.4

??D.5

第3題：

設有變量VAR和標號LAB，不正確的指令是

??A.LEA AX，VAR

??B.LEA AX，LAB

??C.JMP NEAR PTR VAR

??D.JMP SHORT LAB

第4題：

MOV BX,OFFFEH

??NEG BX

??NOT BX

??上述三條指令執行后,BX中的內容是

??A.-1

??B.-2

??C.-3

??D.-4

第5題：

執行1號DOS系統功能調用，從鍵盤輸入的字符值存放在( )寄存器中。

??A.AL

??B.BL

??C.CL

??D.DL

第6題：

標志信號的抽樣周期為

??A.T(125μs)

??B.2T

??C.15T

??D.16T

第7題：

具有檢測誤碼能力的基帶傳輸碼型是

??A.單極性歸零碼

??B.HDB3碼

??C.雙極性歸零碼

??D.差分碼

第8題：

設CF=1，實現AL內容乘2的指令是

??A.RCL AL，1

??B.SAR AL，1

??C.SHL AL，1

??D.ROR AL，1

第9題：

設AL中已有壓縮型BCD碼，為實現對AL的減1操作，可選用的指令序列是

??A.DEC AL ;AAS

??B.SBB AL，0; DAS

??C.SUB AL，1 ;AAS

??D.SUB AL，1 ; DAS

第10題：

若一線性移不變系統當輸入為x(n)=δ(n)時輸出為y(n)=R3(n)，則當輸入為u(n)-u(n-2)時輸出為

??A.R3(n)

??B.R2(n)

??C.R3(n)+R3(n-1)

??D.R2(n)-R2(n-1)

第11題：

異步復接二次群一幀中的插入碼有

??A.4b

??B.6b～7b

??C.24b

??D.最多28b

第12題：

誤碼率與信噪比的關系為

??A.成正比

??B.成反比

??C.與其平方成正比

??D.與其平方成反比

第13題：

不考慮某些旋轉因子的特殊性，一般一個基2 FFT算法的蝶形運算所需的復數乘法及復數加法次數分別為( )。

??A.1和2

??B.1和1

??C.2和1

??D.2和2

第14題：

A律13折線解碼器輸出的是

??A.PAM樣值

??B.解碼電平

??C.模擬信號

??D.編碼電平

第15題：

匯編語言源程序，可以是

??A.可以直接由機器執行

??B.必須由編譯程序生成目標程序才能執行

??C.必須由解釋程序生成目標程序才能執行

??D.必須由匯編程序匯編成目標程序才能執行

第16題：

若nB≤f0≤(n+1)B,B=fm-f0，則在帶通型信號樣值序列的頻譜中，在原始信號頻帶(f0～fm)的低頻側，可能重疊的頻帶是。

??A.n次下邊帶

??B.n次上邊帶

??C.(n+1)次下邊帶

??D.(n+1)次上邊帶

第17題：

用300～3400Hz的多頻信號對載波進行調幅后得到DSB信號，其頻帶寬度為

??A.300Hz

??B.3400Hz

??C.600Hz

??D.6800Hz

第18題：

19W 10H DUP (2 DUP(3)，300H)

??上述定義的數據單元中，能構成0303H字存儲單元的個數是

??A.10H

??B.20H

??C.1EH

??D.OFH

第19題：

實序列的傅里葉變換必是( )。

??A.共軛對稱函數

??B.共軛反對稱函數

??C.奇函數

??D.偶函數

第20題：

請用方框圖描述一個你熟悉的實用數字信號處理系統，并做簡要的分析;如果沒有，也可以自己設計一個簡單的數字信號處理系統，并描述其功能及用途。

第21題：

插入標志碼的作用是什么?

第22題：

壓控振蕩器的英文縮寫。

第23題：

形成二次群一般采用什么方法?為什么?

第24題：

為什么二次群的形成不采用PCM復用而用數字復接?

第25題：

畫出PCM30/32路幀同步系統工作流程圖。

第26題：

對于話音通信，產生折疊噪聲的后果是什么?

第27題：

A,B,C,D,E進行投票，多數服從少數，輸出是F(也就是如果A,B,C,D,E中1的個數比0多，那么F輸出為1，否則F為0)，用與非門實現，輸入數目沒有限制。

第28題：

用與非門設計一組合電路，其輸入為三位二進制數，當輸入能被2或3整除時，輸出F=1，其余情況F=0。(設0能被任何數整除)

第29題：

用verilog/vhdl寫一個fifo控制器包括空，滿，半滿信號。